- 相關(guān)推薦
FPGA數(shù)據(jù)采集與回放系統(tǒng)設(shè)計(jì)論文
在個(gè)人成長(zhǎng)的多個(gè)環(huán)節(jié)中，大家或多或少都會(huì)接觸過(guò)論文吧，論文是我們對(duì)某個(gè)問(wèn)題進(jìn)行深入研究的文章。怎么寫論文才能避免踩雷呢？下面是小編為大家整理的FPGA數(shù)據(jù)采集與回放系統(tǒng)設(shè)計(jì)論文，歡迎閱讀，希望大家能夠喜歡。
1系統(tǒng)及其原理
基于通用信號(hào)處理開發(fā)板，利用FPGA技術(shù)控制AD9233芯片對(duì)目標(biāo)模擬信號(hào)采樣，再將采樣量化后的數(shù)據(jù)寫入U(xiǎn)SB接口芯片CY7C68013的FIFO中，F(xiàn)IFO寫滿后采用自動(dòng)觸發(fā)工作方式將數(shù)據(jù)傳輸?shù)絇C機(jī)。利用VC＋＋6．0軟件編寫上位機(jī)實(shí)現(xiàn)友好的人機(jī)交互界面，將傳輸?shù)絇C機(jī)上的數(shù)據(jù)進(jìn)行儲(chǔ)存和實(shí)時(shí)回放。本系統(tǒng)主要實(shí)現(xiàn)以下兩大功能：1）ADC模塊對(duì)目標(biāo)模擬信號(hào)進(jìn)行采樣，利用FPGA技術(shù)將采樣后的數(shù)據(jù)傳輸?shù)経SB接口芯片CY7C68013的FIFO中存儲(chǔ)。2）運(yùn)用USB2．0總線數(shù)據(jù)傳輸技術(shù)，將雷達(dá)回波信號(hào)數(shù)據(jù)傳輸?shù)絇C機(jī)實(shí)時(shí)回放。分為應(yīng)用層、內(nèi)核層和物理層3部分。應(yīng)用層和內(nèi)核層主要由軟件實(shí)現(xiàn)。應(yīng)用層采用VC＋＋6．0開發(fā)用戶界面程序，為用戶提供可視化操作界面。內(nèi)核層基于DriverWorks和DDK開發(fā)系統(tǒng)驅(qū)動(dòng)程序，主要起應(yīng)用軟件與硬件之間的橋梁作用，把客戶端的控制命令或數(shù)據(jù)流傳到硬件中，同時(shí)把硬件傳輸過(guò)來(lái)的數(shù)據(jù)進(jìn)行緩存。物理層主要以FPGA為核心，對(duì)USB接口芯片CY7C68013進(jìn)行控制，通過(guò)USB2．0總線實(shí)現(xiàn)對(duì)中頻信號(hào)采集。系統(tǒng)設(shè)計(jì)采用自底向上的方法，從硬件設(shè)計(jì)開始逐步到最終的應(yīng)用軟件的設(shè)計(jì)。
2硬件設(shè)計(jì)
FPGA在觸發(fā)信號(hào)下，控制ADC采樣輸入信號(hào)，并存入FIFO中。當(dāng)存滿時(shí)，將數(shù)據(jù)寫入U(xiǎn)SB接口芯片CY7C68013，同時(shí)切換另一塊FIFO接收ADC轉(zhuǎn)換的數(shù)據(jù)，實(shí)現(xiàn)乒乓存儲(chǔ)，以提高效率。FPGA模塊的一個(gè)重要作用是控制USB接口芯片CY7C68013。當(dāng)ADC采樣后，數(shù)據(jù)進(jìn)入FPGA模塊，F(xiàn)PGA控制數(shù)據(jù)流將其寫入CY7C68013的FIFO中，以便于USB向PC機(jī)傳輸。CY7C68013的數(shù)據(jù)傳輸模式采用異步slaveFIFO和同步slaveFIFO切換模式。通過(guò)實(shí)測(cè)，前者傳輸速度約為5～10Mbit／s，后者傳輸速度最高可達(dá)20Mbit／s，傳輸速度的提高可通過(guò)更改驅(qū)動(dòng)程序的讀取方式實(shí)現(xiàn)。
3軟件設(shè)計(jì)
3．1USB驅(qū)動(dòng)程序設(shè)計(jì)
USB2．0總線傳輸技術(shù)最高速率可達(dá)480Mbit／s。本系統(tǒng)采用批量傳輸?shù)膕laveFIFO模式。CY7C68013芯片內(nèi)部提供了多個(gè)FIFO緩沖區(qū)，外部邏輯可對(duì)這些端點(diǎn)FIFO緩沖區(qū)直接進(jìn)行讀寫操作。在該種傳輸模式下，USB數(shù)據(jù)在USB主機(jī)與外部邏輯通信時(shí)無(wú)需CPU的干預(yù)，可大大提高數(shù)據(jù)傳輸速度。Cypress公司為CY7C68013芯片提供了通用的驅(qū)動(dòng)程序，用戶可根據(jù)需求開發(fā)相應(yīng)的固件程序。
3．2FPGA模塊程序設(shè)計(jì)
系統(tǒng)中FPGA模塊的核心作用是控制AD9233芯片進(jìn)行采樣。AD9233作為高速采樣芯片，其最高采樣速率達(dá)125Mbit／s，最大模擬帶寬為650MHz。通過(guò)改變采樣速率可使該系統(tǒng)采集不同速率需求的信號(hào)，擴(kuò)展了該系統(tǒng)的應(yīng)用范圍。描述FPGA控制USB數(shù)據(jù)寫入接口芯片F(xiàn)IFO的狀態(tài)機(jī)如圖6所示。狀態(tài)1表示指向INFIFO，觸發(fā)FIFOADR［1：0］，轉(zhuǎn)向狀態(tài)2；狀態(tài)2表示若FIFO未滿則轉(zhuǎn)向狀態(tài)3，否則停留在狀態(tài)2；狀態(tài)3表示驅(qū)動(dòng)數(shù)據(jù)到總線上，通過(guò)觸發(fā)SLWR寫數(shù)據(jù)到FIFO并增加FIFO的指針，然后轉(zhuǎn)向狀態(tài)4；狀態(tài)4表示若還有數(shù)據(jù)寫則轉(zhuǎn)向狀態(tài)2，否則轉(zhuǎn)向完成。
3．3上位機(jī)設(shè)計(jì)
為實(shí)現(xiàn)人機(jī)交互，利用VC＋＋MFC在PC機(jī)上編寫了可視化操作界面，即上位機(jī)。上位機(jī)既用于數(shù)據(jù)采集的控制，同時(shí)也用于采集數(shù)據(jù)的實(shí)時(shí)回放。上位機(jī)界面如圖7所示。上位機(jī)主要功能：
1）按下“檢測(cè)USB”按鈕，可檢測(cè)USB是否連接正常，并顯示USB基本信息。
2）按下“開始采集”按鈕，可將采集的數(shù)據(jù)傳輸?shù)絇C機(jī)并實(shí)時(shí)回放數(shù)據(jù)波形；再次按下“開始采集”按鈕，可暫停數(shù)據(jù)波形回放。
3）按下“保存數(shù)據(jù)”按鈕，可將采集的數(shù)據(jù)以＊．dat文件的形式存儲(chǔ)到PC機(jī)硬盤。
4）按下“結(jié)束采集”按鈕，可關(guān)閉采集系統(tǒng)并退出界面；或按下“確定”和“取消”按鈕，也可直接退出界面。
4系統(tǒng)實(shí)測(cè)
為了測(cè)試數(shù)據(jù)采集與回放系統(tǒng)，利用通用信號(hào)處理開發(fā)板設(shè)計(jì)了DDS模塊。該DDS模塊產(chǎn)生一個(gè)正弦波作為測(cè)試信號(hào)，通過(guò)AD9744芯片轉(zhuǎn)換后變?yōu)槟M信號(hào)輸出，并將此輸出信號(hào)接至示波器以便驗(yàn)證系統(tǒng)。數(shù)據(jù)采集與回放系統(tǒng)的實(shí)物圖及系統(tǒng)實(shí)測(cè)波形與回放波形。
5結(jié)束語(yǔ)
通過(guò)實(shí)際測(cè)試，基于FPGA的數(shù)據(jù)采集與回放系統(tǒng)達(dá)到了預(yù)期設(shè)計(jì)的要求。此系統(tǒng)能夠?qū)δ繕?biāo)模擬數(shù)據(jù)進(jìn)行采集，并能對(duì)采集的數(shù)據(jù)實(shí)時(shí)回放，且可將數(shù)據(jù)以＊．dat文件的形式存入PC機(jī)硬盤；系統(tǒng)具有高速的采集傳輸功能，上位機(jī)能夠?qū)崟r(shí)、動(dòng)態(tài)地回放數(shù)據(jù)；信號(hào)采集板和處理板共用一套硬件，避免了重復(fù)制板，在實(shí)際調(diào)試時(shí)可方便地在信號(hào)采集與信號(hào)處理的工作模式間來(lái)回切換，提高了工作效率。原驅(qū)動(dòng)程序官方版本為了滿足通用性和穩(wěn)定性的要求，限制了傳輸速率，本設(shè)計(jì)開發(fā)了相應(yīng)的USB驅(qū)動(dòng)程序，提高了傳輸速率。
【FPGA數(shù)據(jù)采集與回放系統(tǒng)設(shè)計(jì)論文】相關(guān)文章：
數(shù)據(jù)挖掘論文07-15
數(shù)據(jù)挖掘論文07-16
基于系統(tǒng)設(shè)計(jì)的科研管理論文03-21
解析科技競(jìng)賽賽務(wù)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)論文04-19
綜合布線系統(tǒng)設(shè)計(jì)項(xiàng)目教學(xué)模式應(yīng)用論文07-12
機(jī)器學(xué)習(xí)的服務(wù)器調(diào)優(yōu)系統(tǒng)設(shè)計(jì)論文04-20